// SPDX-License-Identifier: GPL-2.0-only /* * Device-tree overlay for tegra186-quill-p3310-1000-c03-00-base * 40-pin Expansion Header. * * Copyright (c) 2019 NVIDIA CORPORATION. All rights reserved. * */ /dts-v1/; /plugin/; #include #include / { overlay-name = "Jetson 40pin Header"; compatible = JETSON_COMPATIBLE; fragment@0 { target = <&pinmux>; __overlay__ { pinctrl-names = "default"; pinctrl-0 = <&hdr40_pinmux>; hdr40_pinmux: header-40pin-pinmux { pin3 { nvidia,pins = "gpio_sen9_pee1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin5 { nvidia,pins = "gpio_sen8_pee0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin7 { nvidia,pins = "aud_mclk_pj4"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin8 { nvidia,pins = "uart1_tx_pt0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin10 { nvidia,pins = "uart1_rx_pt1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin11 { nvidia,pins = "uart1_rts_pt2"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin12 { nvidia,pins = "dap1_sclk_pj0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin13 { nvidia,pins = "gpio_aud0_pj5"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin16 { nvidia,pins = "can_gpio0_paa0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin18 { nvidia,pins = "gpio_mdm2_py1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin19 { nvidia,pins = "gpio_cam6_pn5"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin21 { nvidia,pins = "gpio_cam5_pn4"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin23 { nvidia,pins = "gpio_cam4_pn3"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin24 { nvidia,pins = "gpio_cam7_pn6"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin27 { nvidia,pins = "gen1_i2c_sda_pc6"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin28 { nvidia,pins = "gen1_i2c_scl_pc5"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin29 { nvidia,pins = "gpio_aud1_pj6"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin31 { nvidia,pins = "can_gpio2_paa2"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin32 { nvidia,pins = "can_gpio1_paa1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin33 { nvidia,pins = "gpio_pq5_pi5"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin35 { nvidia,pins = "dap1_fs_pj3"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin36 { nvidia,pins = "uart1_cts_pt3"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin37 { nvidia,pins = "gpio_pq4_pi4"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin38 { nvidia,pins = "dap1_din_pj2"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin40 { nvidia,pins = "dap1_dout_pj1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; }; }; }; };