// SPDX-License-Identifier: GPL-2.0-only /* * Device-tree overlay for tegra194-p2888-0001-p2822-0000 40-pin * Expansion Header. * * Copyright (c) 2019 NVIDIA CORPORATION. All rights reserved. * */ /dts-v1/; /plugin/; #include #include / { overlay-name = "Jetson 40pin Header"; compatible = JETSON_COMPATIBLE; fragment@0 { target = <&pinmux>; __overlay__ { pinctrl-names = "default"; pinctrl-0 = <&hdr40_pinmux>; hdr40_pinmux: header-40pin-pinmux { pin7 { nvidia,pins = "soc_gpio42_pq6"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin8 { nvidia,pins = "uart1_tx_pr2"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin10 { nvidia,pins = "uart1_rx_pr3"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin11 { nvidia,pins = "uart1_rts_pr4"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin12 { nvidia,pins = "dap2_sclk_ph7"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin13 { nvidia,pins = "soc_gpio44_pr0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin15 { nvidia,pins = "soc_gpio54_pn1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin16 { nvidia,pins = "can1_stb_pbb0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin18 { nvidia,pins = "soc_gpio12_ph0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin19 { nvidia,pins = "spi1_mosi_pz5"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin21 { nvidia,pins = "spi1_miso_pz4"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin22 { nvidia,pins = "soc_gpio21_pq1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin23 { nvidia,pins = "spi1_sck_pz3"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin24 { nvidia,pins = "spi1_cs0_pz6"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin26 { nvidia,pins = "spi1_cs1_pz7"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin27 { nvidia,pins = "gen2_i2c_sda_pdd0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin28 { nvidia,pins = "gen2_i2c_scl_pcc7"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,io-high-voltage = ; nvidia,lpdr = ; }; pin29 { nvidia,pins = "can0_din_paa3"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin31 { nvidia,pins = "can0_dout_paa2"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin32 { nvidia,pins = "can1_en_pbb1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin33 { nvidia,pins = "can1_dout_paa0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin35 { nvidia,pins = "dap2_fs_pi2"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin36 { nvidia,pins = "uart1_cts_pr5"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin37 { nvidia,pins = "can1_din_paa1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; }; pin38 { nvidia,pins = "dap2_din_pi1"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; pin40 { nvidia,pins = "dap2_dout_pi0"; nvidia,pull = ; nvidia,tristate = ; nvidia,enable-input = ; nvidia,lpdr = ; }; }; }; }; };